CLIPPEDIMAGE= JP401037124A

PAT-NO: JP401037124A

**DOCUMENT-IDENTIFIER: JP 01037124 A** 

TITLE: PULSE WIDTH MODULATING SIGNAL GENERATOR

PUBN-DATE: February 7, 1989

INVENTOR-INFORMATION:
NAME
KUBO, KENJI
WATANABE, MASAHIKO
OMAE, TSUTOMU
HANEI, HIROYUKI

**ASSIGNEE-INFORMATION:** 

NAME

COUNTRY

**HITACHI LTD** 

N/A

**APPL-NO: JP62192570** 

APPL-DATE: August 3, 1987

INT-CL\_(IPC): H03M001/82; H03K007/10

US-CL-CURRENT: 375/238,375/238

ABSTRACT:

PURPOSE: To generate a PWM signal of high resolution without

using a high

J. Marie

frequency clock neither a long bit length counter by subjecting

the resolution

of a PWM signal generating means of low resolution to pulse

width modulation

furthermore in the period of PWM command data generation.

CONSTITUTION: The clock pulse from a clock pulse generator 1 is counted by a counter 2, and the counted value of the counter 2 and PWM command data D<SB>1</SB> are compared with each other by a digital comparator 3. Output pulses of the counter 2 are counted by a counter 4, and the counted value of the counter 4 and PWM command data D<SB>2</SB> are compared with each other by a digital comparator 5. Outputs of these digital comparators 3 and 5 are processed by a NOR gate 7 and a D type flip flop 6, and a PWM signal where the resolution of the PWM signal outputted from the digital comparator 3 is enhanced is outputted.

COPYRIGHT: (C)1989,JPO&Japio

07/09/2002, EAST Version: 1.03.0002

## 19日本国特許庁(JP)

① 特許出願公開

# ⑫ 公 開 特 許 公 報 (A)

昭64-37124

@Int\_Cl.4

識別記号

庁内整理番号

码公開 昭和64年(1989)2月7日

H 03 M H 03 K

6832-5J

審査請求 未請求 発明の数 1 (全8頁)

❷発明の名称

バルス幅変調信号発生装置

②特 頤 昭62-192570

ガ

23出 頤 昭62(1987)8月3日

砂発 明 者 久 保 謙 茨城県日立市久慈町4026番地 株式会社日立製作所日立研

究所内

切発 明 者 渡 辺 ΙE 彦 茨城県日立市久怒町4026番地 株式会社日立製作所日立研

究所内

四発 明 者 大 벬 茨城県日立市久慈町4026番地 株式会社日立製作所日立研

究所内

勿発 明 者 羽根井

千葉県習志野市東習志野7丁目1番1号 株式会社日立製

作所習志野工場内

の出 顔 株式会社日立製作所 東京都千代田区神田駿河台4丁目6番地

外1名 20代 理 人 弁理士 武 題次郎

明田春

1. 発明の名称

パルス幅変調信号発生装置

- 2. 特許請求の額囲
  - 1. 第1のパルス幅変調指令データに対応したパ. ルス幅比を持つ第1のパルス幅変調信号を発生 する第1のパルス幅変調信号発生手段と、第2 のパルス幅変調指令データに対応したパルス幅 比を持ち、前記第1のパルス幅変調信号より長 い周期の第2のパルス幅変調信号を発生する第 2のパルス幅変調信号発生手段とを備え、前記 第2のパルス幅変調信号に応じて、前記第1の パルス幅変調信号のパルス幅比を変化させるこ とを特徴とするパルス幅変調信号発生装置。
  - 2. 前記第2のパルス幅変調信号の周期を、パル ス幅変調指令データの指令周期と同期させるこ とを特徴とする特許請求の範囲第1項記取のパ ルス幅変調信号発生装置。
- 3. 発明の詳細な説明

(産業上の利用分野)

本発明は、ディジタルデータをパルス幅変調 (Pulse Width Moduration、以下PWMと いう)信号に変換する装置に係り、特に、簡単な 回路構成で高分解能のPWM偕号を得ることを可 能としたパルス幅変調信号発生装置に関する。

(従来の技術)

マイクロプロセツサ等を用いるデイジタル制御 装置において、その制御出力をアナログ値に変換 する手段として、DA (Digital to Analog)変 換器を用いる方法と、制御出力を該制御出力に対 応したパルス幅比のPWM信号に変換し、そのP WM信号をレベル変換した後、低域通過フイルタ により高周波成分を除去する方法とが知られてい る。前記2つの方法のうち、PWM信号に変換す る方法は、2値レベルの信号として情報を伝送で きること、フォトカプラ等を用いて信号を掐縁で きること等の特徴を有し、モータのデイジタル助 御装置における速度や駆動トルクの指令方式に用 いる方法として適している。

このようなPWM回路としては、高分解能のク

## 特開昭64-37124 (2)

ロックパルスをカウンタで計数し、その計数値と 製御出力データとをディジタル比較器で比較する ことにより、パルス幅を決定する方法が用いられ る。このとき、クロツクパルスの周波数を「ce、 制御出力データの分解を 1 /Nc 、 P W M 信号 の周波数を「。 とすると、

と、該第1のPWM信号発生手段のPWM信号の発生周期より長い周期でPWMを行う第2のPWM信号発生手段とを備え、この第2のPWM信号に応じて第1のPWM信号のパルス幅比を、第2のPWM信号発生手段からの第2のPWM信号の分解能だけ変化させるようにすることにより達成される。

### (作用)

. . . . .

第1のPWM信号発生手段は、PWM指令データの分解能より低い分解能で量子化された第1のPWM信号を発生する。これに対し、第2のPWM信号発生手段は、量子化データの刺氽を第1のPWM信号の用類の数倍の周期でPWM信号のBUMの第2のPWM信号を生手段による第2のPWM信号は、1量子化単位を更に高分解能化するための割留信号として利用される。第1のPWM信号に基づいて、そのパルスの第1のPWM信号に基づいて、そのパルスト級の第2のPWM信号に基づいて、そのパルスト級の第2のPWM信号に基づいて、これにより、場外単位だけ変化せしめられる。これにより、

クロックパルスの周波数(cxを高くすることなく、PWM信号による制御出力データの高分解能化を図るための従来技術として、例えば、特別昭60-190029号公和等に記載された技術が知られている。この種従来技術は、分解能の異なるPWM回路を組合わせて使用することにより、等価的に高分解能のPWM信号による制御出力データを得るものである。

#### ・ [発明が解決しようとする問題点]

前配従来技術は、クロツクパルスの周波数「ca を高くすることなく、PWM信号の分解能を高く することができるという利点を有するが、2つの PWM回路を組合わせて用いるため、回路構成が 複雑となるという問題点があつた。

本発明の目的は、簡単で安価な回路構成で高分解能のPWM信号を発生することが可能なパルス幅変調信号発生装置を提供することにある。

#### (問題点を解決するための手段)

本発明によれば、前記目的は、所望の周波数の PWM信号を発生する第1のPWM信号発生手段

第2のPWM信号発生手段からの第2のPWM信号発生手段からの第2のPWM信号の第2のPWM信号の第2のPWM信号の第一位のでは、前述の2つのPWM信号の発生するPWM信号の分解能のPWM信号の開設されることになり、高い分解能のPWM信号の第1のPWM信号発生手段による第1のPWM信号発生手段による第1のPWM信号発生手段による第1のPWM信号を発生することができる。

#### (実施例)

以下、本発明によるパルス幅変調信号発生装置 の一実施例を図面により詳細に説明する。

第1図は本発明の一実施例の構成図、第2図はその動作を説明する波形図である。第1図において、1はクロツクパルス発生器、2、4はカウンタ、3、5はディジタル比較器、6はD型フリップフロップ、7はNORゲートである。

本発明によるパルス幅変調信号発生装置の一実

## 特別昭64-37124(3)

施例は、铒1図に示すように、クロツクパルス発 生器1と、旅クロツクパルス発生器1からのクロ ツクパルスを一定周期で計数するカウンタ2と、 協力ウンタ 2 の計数値と設定される第 L の P W M 指令データD、とを比較するデイジタル比較器3 とより成る第1のPWM借号発生手段、カウンタ 2の出力パルスを針数し所定の周期毎にその計数 値がリセツトされるカウンタ4と、悠カウンタ4 の計数値と設定される第2のPWM指令データD。 とを比較するディジタル比較器5とより成る第2 の P W M 信号発生手段、第 1 の P W M 信号発生手 段から出力されるPWM倡号に対し、クロツクパ ルスト周期分の遅延を挿入するD型フリツプフロ ツブで及び遅延挿入の有無を、第2のPWM信号 発生手段から出力される第2のPWM倡母によつ て制御するNORゲート?により構成される。

次に、第1図に示すバルス幅変調信号発生装置の動作を第2図(A)~第2図(F)に示す動作 波形図を参照して説明する。

カウンタ2は、クロツクパルス発生器1からの

第2図(A)に示すようなクロックパルスCLKを計数する。その計数値C,は、第2図(B)に示すように変化する。カウンタ2の計数周期T,は、図示パルス幅変調信号発生装置からのPWM信号によつて制御される被制御装置に必要とされるPWM信号の発生周期に設定される。いま、カウンタ2が、クロックパルスCLKを0からNiー1まで計数したとき、カウンタ2の計数周期Tiになるとすれば、これらとクロックパルス周期Timとの関係は、次式で表わされる。

· T.=N. · Tex .....(1)

ディジタル比較器3は、このカウンタ2の計数値C」と第1のPWM指令デークD」とを比較し、第2図(C)に示すような第1のPWM信号S」の周波数で、は、カウンタ2の計数周波数1/T」と等しく、その分解能は、1/N,である。この第1のPWM信号S」の分解能は、必要とされる分解能より低い分解能でよく、第1のPWM指令データD」は、必要とする分解能を有する指令データの

例えば上位複数ピットが用いられる。

一方、カウンク 4 は、カウンク 2 の 1 周期毎のパルスを計数し、その計数値 C。 は、第 2 図(D)に示すように変化する。カウンタ 4 の計数周期 T。は、PWM指令データの変更タイミング周期に設定される。カウンタ 4 が、その計数値を 0 から N。
- 1 まで変化したとき、カウンタ 4 の計数周期 T。
になるとすれば、計数周期 T。 は、

に与えられるトータル的な高分解能のPWM指令アータは、必要とする分解能より低い、予め設定された分解能のPWM信号を与えるための第1のPWM指令データD」と、この第1のPWM指令データD」と、この第1のPWM信号を高分解能化するための刺念データとしての第2のPWM指令データD。とに分離されて、デイジタル比較器3、5に与えられる。

D型フリップフロップをは、周波数(、の第1のPWM信号S、の立下り時点を1クロックがルス同期Teaだけ遅延させるために用いられる第1のPWM信号S、の信号レベルは、CP協会では、CP協会では、CP協会では、CP協会では、CPのでは、CP

# 特閒昭 64-37124 (4)

第1のPWM信号S、の立下り時点を1クロツ クパルス周期だけ遅延させるため、NORゲート 1とD型フリツアフロツア6のC端子を用い、1 クロックパルス遅延の制御を第2のPWM信号Si で行うことにより、第1のPWM倡号Siの分解 能は、第2のPWM信号S。の周期でさらに高分 解説化される。いま、第2のPWM信号S。の出 カが"1 "のとき、NORゲート7の出力は"0 \* となり、D型フリツプフロツブ6のC端子のクリ ア歴能が他かず、第1のPWM信号Siは、その 立下りが1クロツク遅延されてD型フリツブフロ ップ6のQ嬢子より出力される。一方、第2のP WM信号S。の出力が"0"のとき、第1のPW M信号S.が『O"となれば、NORゲート7の 出力は、直ちに"1°となつて、D型フリップフ ロップ6のC硝子のクリア機能が働くため、第1 のPWM信号S」は、その立下りが1クロツク選 延されることなく、そのままD型フリツブフロツ プ6のQ端子より出力される。このように、第2 のPWM信号S』の信号により、第1のPWM信

号S.のパルス幅を1クロックパルス周期だけ変調することにより、周期T.の平均として、第1のPWM信号S.の分解能を更に1/N.だけ高分解能化することが可能である。この高分解能化されたPWM信号S.は、D型フリップフロップ6のQ端子から第2図(P)に示すように得られる。

いま、第1のPWM信号S。の分解能を1/N』、 第2のPWM信号S。の分解能を1/N』とする と、最終的に得られるPWM信号S。の分解能I/ Ne は、次式で変わされる。

1/Nc=1/(N,·N<sub>2</sub>) .............(3) また、このPWM信号S,の周波数faは、第 1のPWM信号の周波数f,に等しい。例えば、 N, = 256、f, = 20KHz、第2のPWM 信号の周期T<sub>2</sub> = 1 maとすると、クロックパルス 周波数f<sub>4</sub> Eは、

(cx ™ N 1 · f 1 ≒ 5 M H z となり、また、第 2 の P W M 信号の分解能 1 / N 1 は、

1/N:-T:/T:-1/20 となる。周期T:(-1ms) の期間のPWM信号S: の平均的な分解能1/Ncは、

前述したように、第1図、第2図により説明した本発明の実施例によれば、高い周波数のクロツ

クパルスを用いなくても、比較的高い周波数のPWM信号を高分解能に制御できるので、モータ等のデイジタル制御における速度指令回路、電流指令回路等を安価な回路で実現でき、その回路構成も低分解能のカウンタを組合わせて実現でき、回路構成を簡略化できる。

第3図は本発明の第2の実施例の構成図、第4 図はその動作を説明する波形図である。第3図に おいて、8はマイクロプロセッサ、9はダウンカ ウンタ、10はフリップフロップであり、他の符 号は第1図の場合と同一である。

第3図に示す第2の実施例は、第1図に示すカ カンタ4に代り、ダウンカウンタ9が備えられた 点、及びマイクロプロセツサ8、フリツブフロツ プ10が追加された点で、第1図に示す実施例の 構成と相違するが、その他の構成は同一である。

マイクロプロセツサ8は、第4図(A)に示す 周期で、の制御資算周期を持ち、この制御資算周 期のタイミング毎に、第1回の実施例の場合と同 一の第1及び第2のPWM指令信号D., D. を発

## 特開昭64-37124 (5)

生する。第1の指令信号により第1のPWM信号S。を発生するクロツクバルス発生器1、カウンタ2、ディジタル比較器3より成る第1のPWM信号発生手段は、第1図の場合と全く同様に動作する。このときのカウンタ2の動作と第1のPWM信号S。が第4図(B)。(C)に示されており、これは、第2図(B)。(C)の場合と同一である。

W M 信号S。を第4図(E)に示すように出力する。すなわち、第3図に示す本発明の第2の実施例は、ダウンカウンタ9とフリップフロップ10とにより第2のPW M 信号発生手段が構成されている。

D型フリップフロップ6とNORゲート7とによる回路が、第2のPWM信号S。に基づいて、第1のPWM信号S。に基づいて、第1のPWM信号S。に対し、1クロックパルスの退延を与える制御を実行し、第1のPWM信号S。を高分解能化したPWM信号S。を出力することは、第1図により説明した場合と全く同様であり、その出力のPWM信号S。が第4図(P)に示されている。

この第2の実施例は、第4図の動作放形から明らかなように、第2のPWM信号S。の周期下。と、マイクロプロセツサ8のPWM指令周期、すなわち制御資算周期下。とが一致しており、この1 演算周期内の第1のPWM信号S。を、第2のPWM信号S。でパルス幅変調することにより、この1 演算周期内で平均的に高分解能化したPW

M信号 S。を得ることができる。このときの P W M信号 S。の分解能 1 / N。は、第 1 の実施例の場合と同様に、

 $I/N_c = 1/(N_1 \cdot N_2)$ 

である。ここで、1 / N, は第1のPWM信号の分解能、1 / N, は制御演算周期下。内の第1のPWM信号数の逆数、すなわち、第2のPWM信号S, の分解能である。また、第1のPWM信号S, の周期をT, とすれば、

1/N2-T1/Tc

となる。従つて、例えば、T。=les、「,ー」/T,=20KHzとすれば、N。=20となる。第3図に示す本発明の実施例は、第1図に示す実施例の場合と同様に、第1のPWM信号S、の周期T。(-T。)の期間における平均的な分解能を異に20倍とすることができる。

前述した本発明の第2の実施例によれば、第2のPWM信号SIの周期をマイクロプロセツサ8のPWM指令データ発生周期下。に同期させることができるので、第2のPWM信号SIの周期下。

をPWM指令データ発生周期T。まで長くすることができ、これにより、N: T: /T: の値を大きくすることができるので、PWM信号S: をより高分解能の信号にすることができる。

第5図は本発明の第3の実施例を示す構成図、 第6図はその動作を説明する波形図である。第5 図における符号は、第3図の場合と同一である。

第5図に示す本発明の第3の実施例は、ダウンカウンク9のボローは号をマイクロプロセッサ8に対する割込信号として用いるものであり、第3図に示すD型フリップフロップ6、NORゲート7及びフリップフロップ10の設能をマイクロプロセッサ8に行わせるように構成されている。第6図(A)、(B)、(C)、(E)に示すこの実施例の動作波形は、第4図(A)、(B)、(C)、(F)に示す動作波形と同一であり、第6図(D)に示す割込信号INTは、ダウンカウンタ9がアングーフローしたときのボロー信号である。

この実施例におけるマイクロプロセッサ 8 は、 ダウンカウンタ 9 のボロー信号による割込信号!

# 特開昭64-37124 (6)

NTにより、第1のPWM信号に対する第1の指令データD。を変化させて設定することにより、 前述した第1、第2の実施例において、ハードウェアにより行つていた、第1のPWM信号の立下 り時の1クロックパルスの遅延制御を、ソフトウェア処理で実行するものである。

ると、第1のPWM指令信号を最初の設定値から 1だけ被算した値、すなわちD」として再設定する。これにより、ディジタル比較器3は、マイクロプロセッサBの制御演算周期すなわち指令周期で、内で高分解能化されたPWM信号S。を直接出力する。

前送した本発明の第3の実施例によれば、遅延 回路をハードクエアで構成する必要がなく、より 簡単な回路構成で、高分解館のPWM信号を発生 することができる。

前述の第1~第3の本発明の実施例は、PWM 信号発生回路をデイジタル比較器により構成しているが、本発明におけるPWM作号発生回路は、このような回路構成に限定される必要はなく、例えば、カウンタを用いた構成のもの等、どのような回路構成のものであつてもよい。

#### (発明の効果)

以上説明したように、本発明によれば、比較的 低分解能のPWMは号発生手段の分解能を、PW M指令データ発生周期内で更にパルス幅変調する

4. 図面の簡単な説明

第1図は本発明の一実施例の構成図、第2図はその動作を説明する波形図、第3図は本発明の第2の実施例の構成図、第4図はその動作を説明する波形図、第5図は本発明の第3の実施例の構成図、第6図はその動作を説明する波形図である。


1 ……クロックパルス発生器、2. 4 ……カウンタ、3. 5 ……ディジクル比較器、6 …… D型フリップフロップ、7 …… NORゲート、8 ……

マイクロプロセツサ、9 -----ダウンカウンタ、10 -----フリップフロツブ。

代理人 弁理士 武 額次郎(外1名





# 特開昭64-37124 (ア)




- I クロ・クバルス 現生器 2 カウンタ 3 ディジタル 比較器 4 カウンタ

- デジタル比較器 D型フリ・ブフロップ NOR ゲート







-131-

# 特開昭64-37124 (8)

